97爱爱网,国产对白乱刺激福利视频,日韩精品午夜,91精品国产精品,av五月婷婷,三级黄色大片网站,精品午夜av

崗位職責:
1.負責低延遲系統開發:負責金融交易所(期貨/股票)行情接收與處理系統的 FPGA設計與優化，實現納秒級延遲的高頻數據處理，支持行情解碼、時間戳標記及實時風控邏輯;
2.開發和維護FPGA的超低延遲交易系統：a.交易所數據解碼 b.交易所訂單編碼；
3.使用RTL在FPGA設備上設計和實現低延遲算法
4.協議與接口實現：熟悉網絡協議棧(TCP/UDP);
5.系統級調試與驗證:搭建仿真環境，完成模塊級到系統級的時序收斂、功耗分析及硬件協同測試;支持生產環境部署與故障排查。
6.算法硬件加速:針對行情解析、訂單簿構建等核心算法(如數據壓縮、CRC 校驗、時間同步)進行硬件化實現，優化資源利用率(LUT/BRAM/DSP);
7.和軟件工程師完成產品的功能開發;

任職要求：
1.電子、通信、計算機等相關專業本科及以上學歷；
2.三年以上開發經驗，熟練掌握 Verilog 或 VHDL 硬件描述語言；
3.熟悉 Xilinx 等主流 FPGA 開發工具；
4.精通TCP和UDP協議；
5.熟練掌握C ;
6.較好的數理基礎和邏輯思維能力，反應快速、注重細節，具有良好的溝通能力;
7.擁有HLS開發經驗優先；